一、实习任务
1、熟悉EDA软件相关操作、工程库建设及常用规则；
2、掌握版图匹配设计（电流镜、差分对、三极管、电阻等）；
3、学习模拟前端设计的典型案例，模拟前端的设计规则，后端的连贯性和规则；
4、了解布局中的电位隔离措施，噪声模块和敏感模块的区别，噪声信号的屏蔽方法，敏感信号的保护措施；
5.了解版图寄生参数提取、版图后仿真、数据打包等操作。
6、完成BG的布局、绘制、验证和修改；
二、实习总结
一、实习项目的背景及意义
要求：请简要介绍实习项目背景，包括专业行业背景知识/行业生产、设计、研发流程/项目对环境、社会和可持续发展的影响。
本次实习岗位为集成电路布图设计工程师。 根据相关要求，我从以下几点阐述实习项目的背景和意义。
1）专业行业背景知识
（一）专业背景
纵观过去半个世纪，半导体产业的飞速发展为现代信息技术革命提供了基础。 如今，半导体已经成为人们日常生活的一部分，从智能手机和智能手表到卫星和飞机。 半导体无处不在。
根据不同的应用场景，半导体可分为集成电路、分立器件、光电器件和传感器四大类。 集成电路是四种半导体器件中应用最广泛的。 据世界半导体贸易统计协会统计，2020年集成电路占全球半导体器件市场的比重为82.03%，较2019年的80.8%有一定增长。当前国际政治经济竞争，也是国际竞争最激烈、全球资源流动配置最彻底的行业。
图 1 半导体分类
集成电路是采用特定的制造工艺，将晶体管、电容、电阻、电感等元器件互连、布线，制造在若干个半导体芯片或介质基板上，然后封装在管壳中，成为具有一定电路性能的电路。电路功能。 微电子设备。
集成电路主要分为数字集成电路和模拟集成电路，其中数字集成电路主要包括逻辑器件、存储器和微处理器。 逻辑器件是用于逻辑计算的集成电路； 存储器是用来存储程序和各种数据信息的存储器元件； 微处理器可以完成取指令、执行指令、与外部存储器和逻辑元件交换信息等操作； 模拟器件是集成模拟电路对模拟信号进行处理的芯片，如运算放大器、模拟乘法器、锁相环、电源管理芯片等。
图2 2020年半导体各时期市场规模占比
（二）行业背景
集成电路布图设计是连接设计工厂和制造工厂的桥梁。 主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、后端设计流程建立。 版图设计人员必须了解集成电路设计与制造的流程、原理和相关知识，还必须掌握芯片物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。
（三）产业的生产、设计、研发过程。
集成电路版图设计的专业定义是：通过EDA设计工具，进行集成电路后端的版图设计和验证，最终生成送集成电路制造的GDSII数据。
通常，模拟电路设计人员设计模拟电路，生成电路和网表文件，提交给版图设计人员绘图。 版图设计人员在绘图过程中需要与模拟电路设计人员进行大量的沟通和讨论，这关系到电路的最终实现和最终芯片的性能。 这些讨论涉及电流的方向和大小； 匹配设备的放置； 模块放置与信号流方向之间的关系； 电路中MOS管、电阻、电容对精度的要求； 频率信号传输线的布线问题。 而且，需要保证金属线的宽度和引线孔的数量能够满足要求（每条路径的电流是典型情况和最坏情况下的大小），尤其是电源的宽度线和地线。
在这些讨论之后，版图设计者根据从这些讨论中获得的信息和电路原理图开始绘制版图。 绘图过程中遇到的问题，如涉及敏感信号的走线，高精度匹配器件的放置、连线等，需要及时与模拟电路设计人员讨论，确保模拟电路的思路和线路设计师可以以最好的方式实现。 同时，版图设计者需要仔细阅读和理解所采用的代工厂提供的工艺文件和规范文件，并根据这些规则绘制版图。
绘图完成后，需要进行DRC，即设计规则检查，以确保绘制的电路能够在代工厂提供的工艺精度下完成芯片制造。 如果有错误，需要修改，直到满足设计规则。
完成DRC后，还需要LVS，即版图与电路图的对比。 通常，根据LVS规则文件，将版图生成的网表与模拟电路设计者提供的电路网表文件进行比对，以确保版图的物理布局：连线与电路设计者设计的电路一致。 如有错误，进行相关修改，直至与电路网表一致。
完成DRC和LVS之后，还需要提取版图的寄生参数。 提取的数据包括寄生电阻、寄生电容、寄生电感（射频电路中会考虑此项）。 电路设计人员根据这些参数进行后仿真，并与原电路的仿真结果进行比较。 如果差距较大，需要与版图设计人员商量，版图设计人员进行修改，直到仿真结果满意为止。
（4）项目对环境、社会和可持续发展的影响。
本次实习项目主要是BG的布局、绘制、验证和修改。
近年来，模拟集成电路设计技术随着CMOS工艺技术仪器得到快速发展，芯片系统集成技术受到学术界和工业界的广泛关注。 随着电路系统结构的进一步复杂化，对A/D、D/A转换器、滤波电路、锁相环等模拟电路的基本模块提出了更高的精度和速度要求。 由于BG电路的输出电压和电流几乎不受稳定电源电压变化的影响模拟电路版图的艺术，这使得芯片上集成BG的电路成为模拟集成电路芯片中不可或缺的关键元件。
二、实习项目的具体实施方案及实习结果
要求：能够对实习期间需要完成的工程项目进行研究，设计和实施实验，对实验结果进行分析和解释； 或者能够使用各种工具进行建模、模拟仿真，并有仿真结果。
1）基础理论知识讲解
在完整电路实战之前，老师回顾了一系列模拟集成电路的相关基础理论知识，从器件的基本原理到本次实习的BG电路的详细讲解，让大家进一步了解实习内容。
图3 BG示意图
2）EDA软件操作及通用规则
老师在大致复习了相关基础理论知识并添加了电路后，介绍了各种工具和快捷键的使用，带领我们一步步熟悉了cadence软件的基本操作。
(一)centos常用命令
文件和目录：
# cd /home 进入 '/home' 目录
# cd .. 回到上一级目录
# cd ../.. 回到前两个目录
# cd - 回到上一个目录
# ls 查看目录下的文件
# ls -a 显示隐藏文件
# ls -l 显示详细信息
# pwd 显示工作路径
# mkdir dir1 创建文件夹 'dir1'
# mkdir dir1 dir2 同时创建文件夹dir1 dir2
# mv dir1 移动/重命名文件夹
# rm -f file1 删除'file1'
# rm -rf dir1 删除“dir1”目录及其子目录
压缩与解压：
# tar -zcvf archive.tar.gz file1 将 file1 打包成 archive.tar
# tar -zxvf archive.tar 解压缩 archive.tar
常用的快捷键：
[鼠标中键] 粘贴突出显示的文本。
用鼠标左键选中文字，将光标指向要粘贴文字的位置； 单击鼠标中键进行粘贴。
[Tab] 命令行自动完成。
键入命令或文件名的前几个字符，然后按 [Tab] 键，它将自动完成命令或显示与键入的字符匹配的所有命令。
（二）Cadence常用快捷键
(i)常用快捷键示意图
F：整个画面居中显示
U：撤销上次操作
Esc：清除刚刚输入的命令
C：复制
男：移动
Shift+M：移动设备但不移动电线
删除：删除
一：添加组件
P：添加端口
R：旋转设备并拖动连接
Q：属性编辑
L：添加行名
Shift+L：标签
（二）Layout常用快捷键
Shift+Z：缩小
Ctrl+Z：放大
F：整个画面居中显示
U：撤销上次操作
Esc：清除刚刚输入的命令
C：复制
男：移动
问：显示属性
删除：删除
R：画一个矩形
P：插入路径
K：标尺工具
Shift+K：清除所有标尺
Shift+C：裁剪
Ctrl+D：取消选择，也可以用鼠标点击空白区域来实现。
S：拉伸工具Stretch，将要拉伸的图形框起来，然后拉伸。
3）项目库建设
在介绍相关说明的同时，老师还带领我们使用相关说明创建文件夹，为软件添加新的库，修改库的路径来安装虚拟机Linux软件环境。
图4 电路及库导入图
图5 工程库文件截图 4）布局匹配设计（电流镜、差分对、三极管、电阻等）
环境搭建完成后，老师讲解了两种保护环的区别和应用，修改参数设置的操作，打包成成熟规则文件的方法，以及相关注意事项。 老师根据电路中各器件与相互元件的联系和作用，以PMOS、NMOS电流镜、三极管的版图器件匹配为例，介绍了器件匹配及实现方法。 在大致掌握了软件的基本使用之后，我们开始练习老师讲解的相关内容。
图6 电流镜的匹配
图7 电流镜的匹配
图8 三极管的匹配
在此基础上，在了解了差分对交叉匹配、电容块匹配和电阻叉指匹配的绘制方法后，我们完成了器件其余部分的匹配，基本完成了整个BG电路的版图匹配设计。
5）背景布局
在进一步了解了电路的连接关系和电路中各匹配元件的电流流向关系后，我们根据布局的需要和老师介绍的工业生产要求进行了整体布局。
图 9 Layout布局
在老师的一对一指导下，明白了自己板子布局的一些不足，结合老师在布局上补充的电位隔离措施，噪声模块和敏感模块的区别，噪声信号屏蔽方法，敏感信号保护方法和其他考虑模拟电路版图的艺术，调整我的布局和连接的布局。
图10 Layout连接布局
10) BG布局验证修改
(1) 刚果民主共和国
版图完成后，对整体电路进行DRC仿真，确保版图各层之间不会因为布局不当等原因出现版图规则错误。
一般的错误格式是[X.Error type]。 X为特定层，主要包括金属层M1\M2\M3、POLY层、有源区OD2、P阱pwell、N阱Nwell等。 常见的错误包括以S结尾的面积错误、以W结尾的宽度错误、以R结尾的密度错误（可忽略）、以A结尾的面积错误、LUP.6的闩锁效应等。
图 11 DRC 验证
（2）LVS
通过DRC验证后，进行LVS验证。 打开LVS界面，设置配置文件，点击Run LVS。 笑脸出现，LVS 通过。
图 12 LVS 验证
7.版图寄生参数提取、版图后仿真、数据打包
讲解完所有的实践内容后，老师还给我们讲了寄生参数的提取，版图的后期仿真，完成后的数据打包。
